RF Cavity Hardware Simulator for the HL-LHC at CERN
Author
Herbsleb, Asbjørn
Term
4. semester
Education
Publication year
2026
Submitted on
2026-06-04
Abstract
Low-level RF control systems for the HL-LHC need accurate simulation and validation tools to support early development and testing of feedback controllers. Electrical models of the cavity already exist, but there is a lack of a hardware-based simulator that also captures latency, frequency response, and measurement uncertainties. This thesis describes the design, implementation, and validation of an FPGA-based cavity hardware simulator. A central technical challenge is to develop a baseband digital filter that can represent frequency detuning of the cavity while keeping FPGA resource use and latency low. Each development stage—from the continuous-time model, through the discrete-time model and RTL simulation, to the final FPGA hardware—was compared with and validated against the previous stage. The resulting simulator meets the required latency and frequency range for the intended application, demonstrates frequency detuning, and produces the desired frequency response.
Lavenergi RF-kontrolsystemer til HL-LHC har brug for præcise simulerings- og testværktøjer, så man kan udvikle og afprøve feedback‑regulatorer tidligt i forløbet. Der findes allerede elektriske modeller af resonanskaviteten, men der mangler en fysisk (hardware‑baseret) simulator, som også tager højde for forsinkelse (latens), frekvensrespons og måleusikkerheder. Denne afhandling beskriver, hvordan en FPGA‑baseret hardwaresimulator af kaviteten er designet, implementeret og efterfølgende kontrolleret. En central teknisk udfordring er udviklingen af et digitalt filter i basebånd, som både kan ændre kavitetens resonansfrekvens (frekvensdetuning) og samtidig bruger få ressourcer på FPGA’en og giver lav latens. Hvert trin i udviklingen – fra den kontinuerte model, over den diskrete model og RTL‑simulering, til den fysiske FPGA‑implementering – er blevet sammenlignet med og valideret op imod det foregående trin. Resultatet er en simulator, der opfylder kravene til latens og frekvensområde for den tilsigtede anvendelse, kan vise frekvensdetuning og leverer den ønskede frekvensrespons.
[This abstract has been rewritten with the help of AI based on the project's original abstract]
Keywords
RF Kavitet ; CERN ; LHC ; Hardware Simulator