Low Pass Delta-Sigma Modulation for Highly Power-Efficient Transmission of Varying Envelope Signals
Authors
Hermansen, Rolf Thorsen ; Johnsen, Jesper Skaarup ; Knudsen, Peter Bloch
Term
10. term
Publication year
2007
Abstract
This thesis investigates an integrated transmitter architecture based on low-pass delta-sigma modulation to enable highly power-efficient RF transmission of signals with varying envelopes. The approach converts the envelope into high-speed square-wave pulses so the subsequent power amplifier can operate in switch mode (class D/E) without distorting the information carried in the envelope. The work includes system- and circuit-level analysis, behavioral modeling of subcircuits to assess non-idealities and derive block-level requirements, and the design of key circuits (an op-amp-based filter, a clocked comparator, and logic). System and circuit simulations are performed using a WLAN reference to target compliance with the IEEE 802.11g transmission mask, followed by integration in 0.18 μm CMOS and measurements on the fabricated chip. Simulations indicate that the concept can be realized in an integrated solution. A short-circuit in the fabricated chip prevented full end-to-end verification of the transmitter; however, measurements on individual subcircuits agree with simulations, suggesting the simulated performance can be achieved on chip. Overall, the concept is not conclusively proven in silicon, but both simulations and measurements support its feasibility.
Denne afhandling undersøger en integreret senderarkitektur baseret på lavpas delta-sigma-modulation med det formål at muliggøre meget energieffektiv RF-transmission af signaler med varierende amplitude. Idéen er at omsætte enveloppen til hurtige firkantsignaler, så den efterfølgende effektforstærker kan drives som en switch (klasse D/E) uden at forvrænge den information, der bæres i enveloppen. Arbejdet omfatter system- og kredsløbsniveauanalyse, adfærdsmodellering af delblokke for at vurdere ikke-idealiteter og aflede krav, samt design af centrale kredsløb (filter med operationsforstærker, klokket komparator og logik). Systemniveau- og kredsløbssimuleringer gennemføres med en WLAN-referencemodel med henblik på overholdelse af IEEE 802.11g transmissionsmasken, hvorefter arkitekturen integreres i 0,18 μm CMOS og målinger udføres på den fremstillede chip. Simuleringerne indikerer, at konceptet kan realiseres i en integreret løsning. En kortslutning i den fabrikerede chip forhindrede dog fuld verifikation af hele senderen; målinger på de enkelte delkredsløb stemmer med simuleringerne og peger på, at den simulerede ydeevne kan opnås på chip. Samlet set er konceptet ikke endeligt bevist på silicium, men både simuleringer og målinger understøtter dets gennemførlighed.
[This apstract has been generated with the help of AI directly from the project full text]