Intelligent IP Camera: An FPGA Motion Detection Implementation
Authors
Cothereau, Nicolas ; Guillaume, Delaite ; Gourdin, Edouard
Term
2. term
Education
Publication year
2008
Pages
110
Abstract
Denne afhandling undersøger, om en FPGA-baseret løsning kan gøre videoovervågning mere effektiv ved at bygge en prototype på et smart kamera på en Altera DE2-platform. En FPGA er en omprogrammerbar chip, der kan udføre opgaver direkte i hardware. Prototypen overvåger et rum, viser live-video på en VGA-skærm og var planlagt til kun at optage ved bevægelse, gemme optagelser på et SD-kort og gøre dem tilgængelige via Ethernet. Tilgangen er hardware-/software-co-design: bevægelsesdetektionen bygger på baggrundssubtraktion, hvor det aktuelle billede sammenlignes med et referencebillede for at finde ændringer. Algoritmen måltes at køre på en Nios II softcore-processor (en processor inde i FPGA’en) med hardwareacceleration i sigte. I praksis blev videokapture og overførsel af videosignalet implementeret fuldt i hardware ved hjælp af Verilog. Bevægelsesalgoritmen blev implementeret i software i ANSI-C og testet på billedrammer, der var gemt på et desktop-filsystem, fordi optage- og lagermodulerne ikke blev færdiggjort. Årsagen var hukommelsesbegrænsninger: det valgte board havde kun 8 MB SDRAM, hvor et system med markant mere hukommelse (f.eks. to 256 MB SDRAM) ville have passet bedre. Konklusionen er, at optimering af videoovervågning med FPGA virker mulig, men at en standardplatform ikke er tilstrækkelig; en skræddersyet, mere hukommelsesstærk platform vil sandsynligvis være nødvendig for et fuldt funktionsdygtigt system.
This thesis explores whether an FPGA-based approach can make video surveillance more efficient by building a prototype smart camera on an Altera DE2 platform. An FPGA is a reconfigurable chip that performs tasks directly in hardware. The prototype monitors a room, shows live video on a VGA display, and was intended to record only when motion is detected, save recordings to an SD card, and make them accessible over Ethernet. The method uses hardware–software co-design: motion detection relies on background subtraction, which compares the current frame to a reference background to find changes. The algorithm was targeted to run on a Nios II softcore processor (a processor implemented inside the FPGA) with hardware acceleration. In practice, video capture and transmission of the video signal were implemented entirely in hardware using Verilog. The motion detection algorithm was implemented in software in ANSI-C and tested on frames stored on a desktop file system because the recording and storage modules were not completed. The main reason was memory limitations: the chosen board had only 8 MB of SDRAM, whereas a system with substantially more memory (e.g., two 256 MB SDRAM chips) would have been more suitable. The conclusion is that optimizing video surveillance with an FPGA appears feasible, but a standard off-the-shelf board is insufficient; a custom platform with more memory is likely needed for a complete system.
[This abstract was generated with the help of AI]
Keywords
Documents