Design & Implementation of FPGA-based Multi-standard Software Radio Receiver
Authors
Awan, Mehmood ; Alam, Muhammad Mahtab
Term
10. term
Education
Publication year
2007
Pages
138
Abstract
This thesis investigates the design and implementation of an FPGA-based multi-standard software radio receiver using WLAN and UMTS as case studies on a Xilinx Virtex-IV platform. The combined RF band is captured via bandpass sampling at 840 MHz, followed by bandpass filters to separate the WLAN and UMTS bands. Channelization relies on polyphase filter banks to translate channels to baseband at 20 MHz for WLAN and 61.44 MHz for UMTS. Simulations employ optimal-method FIR filters: the WLAN prototype has 50 taps partitioned into 5 polyphase subfilters, and the UMTS prototype has 2520 taps partitioned into 210 subfilters. The received baseband channels achieve around 50 dB dynamic range. For implementation, several polyphase and FIR structures are assessed; a serial polyphase structure with parallel MAC is selected, and subfilters are realized using Distributed Arithmetic (DA) or Xilinx DSP48 slices. A resource analysis on Virtex-IV indicates DA as the most area-efficient approach for FIR filtering (e.g., for a 16-tap filter relative to parallel MAC, Fast FIR, and frequency-domain filtering). The work spans algorithm design, simulations, and algorithm-to-architecture mapping toward an efficient multi-standard receiver.
Denne afhandling undersøger design og implementering af en FPGA-baseret multistandard software-radiomodtager med WLAN og UMTS som case på en Xilinx Virtex-IV platform. Den samlede RF-båndbredde opfanges via båndpas-sampling ved 840 MHz, hvorefter båndpasfiltre adskiller WLAN- og UMTS-båndene. Kanaliseringsprocessen bygger på polyfase filterbanker, der oversætter kanalerne til basebånd med sampling på 20 MHz for WLAN og 61,44 MHz for UMTS. I simuleringer anvendes optimal-metode FIR-filtre; WLAN-prototypen har 50 tap opdelt i 5 polyfase-underfiltre, og UMTS-prototypen har 2520 tap opdelt i 210 underfiltre. De modtagne basebåndskanaler opnår omkring 50 dB dynamikområde. Til implementering vurderes flere strukturer for polyfase-kanalisering og FIR-filtrering; en seriel polyfase-struktur med parallel MAC vælges, og underfiltrene realiseres med Distributed Arithmetic (DA) eller Xilinx DSP48-blokke. En ressourceanalyse på Virtex-IV peger på DA som mest arealeffektiv til FIR-filtre (fx for et 16-tap filter sammenlignet med parallel MAC, Fast FIR og frekvensdomænefiltrering). Arbejdet strækker sig fra algoritmedesign over simuleringer til mapning fra algoritme til arkitektur med fokus på en effektiv multistandard modtager.
[This apstract has been generated with the help of AI directly from the project full text]
Keywords